PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-215585

(43)Date of publication of application: 05.08.1994

(51)Int.CI.

G11C 16/06 G11C 11/409

(21)Application number: 05-020523

(22)Date of filing:

13.01.1993

(72)Inventor: SATO HIROSHI

(71)Applicant: HITACHI LTD

FURUNO TAKESHI


NAKAMURA TAKESHI

(54) SEMICONDUCTOR STORAGE

(57)Abstract:

PURPOSE: To accelerate the read operation of a flash memory, etc., provided with a current sense type sense amplifier and to thrust the acceleration in an access time.

CONSTITUTION: In the flash memory, etc., provided with the current sense type sense amplifier SA, a common data line CD is equalized to the logical threshold level of an inverter 11 becoming a level decision circuit by making MOSFET P1 and N1 an on state temporarily in the beginning of starting read operation. Then, the precharge of the common data line CD is performed by a first precharge MOSFET N8 having relatively large conductance and being made effective temporarily while the common data line is equalized and a second precharge MOSFET N7 having relatively small conductance and being made effective normally while a read signal is amplified.



LEGAL STATUS

[Date of request for examination]

05.01.2000

[Date of sending the examiner's decision of

05.03.2002

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

2002-05762

of rejection]

[Date of requesting appeal against examiner's

04.04.2002

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

3 翐 特許公 噩 (I2)

(11)特許出類公開番号

特開平6-215585

(43)公開日 平成6年(1994)8月5日

(51)Int.Cl.*	推別記号	庁内権理番号	FI	技術表示图
C11C 16/06				
11/409				
		6866-5L	G11C 11/00	309 B
		6866-5L	11/34	353 A

集査闘求 未翻求 闘求項の数5 FD (全 14 頁)

(21)出願番号	特爾平5—20523	(71)出版人 000005108	000005108
			株式会社日立製作所
(22)出项目	平成5年(1993)1月13日		東京都千代用区神田駿河台四丁目6番地
		(72)発明者	佐藤 弘
			東京都曾梅市今井2326番地 体式会社日立
			製作所デバイス開発センタ内
		(72)発明者	古野 毅
			東京都小平市上水本町577目20番1号 株
			式会社日立製作所武蔵工場内
		(72)発明者	中村四
			東京都小平市上水本町5丁目20番1号 林
			式会社日立製作所武蔵工場內
		(74)代理人	(74)代理人 弁理士 徳岩 光政

(54)【発明の名称】 半導体記憶装图


57 [夏都]

電流センス型のセンスアンプを悩えるフラッ シュメモリ等の説み川し動作を高退化し、そのアクセス タイムの高速化を推進する. [HR]

ラッシュメモリ等において、共通データ数CDを、説み るとともに、共通データ線CDのプリチャージを、比較 的大きなコンダクタンスを有し共通データ級CDのイコ ライズが行われる間一時的に有効とされる第1のプリチ ャージMOSFETN8と、比較的小さなコンダクタン スを有し説み出し信号の増幅動作が行われる間定常的に i効とされる第2のプリチャージMOSFETN7とに 【構成】 電流センス型のセンスアンプSAを備えるフ IIIし助作が開始される当初、MOSFETP1及びN1 を一時的にオン状態として、レベル判定回路となるイン パーター1の猫熊スレッンホルドレベルにイコライズす

センスアンプ回路図 (実施例1)

8



る共通データ線と、第1の相版電圧と上記共通データ線 との間に設けられ説み出し信号の均幅動作が行われる当 初一時的に有効とされる第1のプリチャージMOSFE Tを含むセンスアンプとを具備することを特徴とする半 数ならびにこれらのワード数及びビット線の交点に格子 と、指定される上記ピット級が選択的に接続状態とされ (糖水項1) 直交して配置されるワード線及びピット **状に配置される不揮発性メモリセルを含むメモリアレイ 碎体配位装置**。

に有効とされる第2のプリチャージMOSFETを含む を有しかつ説み出し信号の増幅動作が行われる間定常的 て、上記センスアンプは、比較的小さなコンダクタンス ものであることを特徴とする請求項1の半導体記憶装 【翻求項2】 上記第1のプリチャージMOSFET は、比較的大きなコンダクタンスを有するものであっ

【静泉項3】 上記共通データ報は、読み出し信号の増 幅動作が行われる当初一時的に所定レベルにイコライズ されるものであって、上記第1のプリチャージMOSF されるものであることを特徴とする都求項1又は船求項 **BTは、上記共通データ線がイコライズされる間有効と** 2の半導体配位装置。

【船永勇4】 上紀センスアンプは、上記共通データ線 て、上記共通データ数のイコライズレベルは、上記レベ ル判定回路の勘理スレッシホルドレベルとされるもので あることを特徴とする請求項1、請求項2又は請求項3 のレベルを判定するレベル判定回路を含むものであっ の半導体記憶装置。 【制求項5】 上記半導体制盤装置は、アドレス選移検 |||回路を具備するフラッシュメモリであって、上礼説み **川し信号の増幅動作は、上記アドレス選移検川回路の川** 力信号に従っても選択的に開始されるものであることを 特徵とする請求項1, 翻求項2, 翻求項3又は翻求項4 の半導体記憶装置。

てメモリアレイの選択されたメモリセルに所定の読み出

し鬼道:1を供給する。

(発列の詳細な説列)

ッシュメモリに利用して特に有効な技術に関するもので し、例えば、電流センス型のセンスアンプを備えるフラ [産業上の利用分野] この発明は半導体記憶装置に関

[0002]

[従来の技術] 記位データを紫外線により消去し電気的 and Programmable Read Onl y Memory)がある。また、配位データを電気的 に消去しかつ事き込みうるEEPROM (Electr ically Erasable and Progr がある。さらに、EPROMと同様にそのゲート酸化脱 ammable Read Only Mcmory) に敬き込みうるEPROM (UV Erasable

れ、しかも記憶データを所定のブロックごとにかつ電気 的に一括消去しうるいわゆるフラッシュメモリ (フラッ がトンネル酸化脱からなるメモリセルを基本に構成さ YAEEPROM) N'85.

特開平06-215585

8

(Technical Digest)』の第616頁 [0003] フラッシュメモリについて、例えば、19 8 5年、『アイ・イー・ディー・エム(1 E DM:1 n ternational Electron Devi ces Mecting) テクニカル ダイジェスト ~第619頁に記載されている。

[0004]

だ。同図において、センスアンプSAは、亀嶽亀川IVC トランジスタ。この明細帯では、MOSFETをして絶 **椽ゲート型電界効果トランジスタの総体とする) P2及** UNチャンネルMOSFETN2と、その入力端子が上 記MOSFETP 2及びN2の共通結合されたドレイン すなわち内部ノードnrに結合されレベル判定回路とし る。また、MOSFETN2のゲートは、Pチャンネル MOSFETP3を介して電磁電圧VCCに結合される とともに、NチャンネルMOSFETN3及びN5を介 して回路の接地電位に結合される。MOSFETP3及 びN3のゲートには、反転内部側御信号SACBが供給 され、MOSFETN5のゲートは共通データ報CDに は、反転内部制御信号SACBがロウレベルとされるこ とで選択的にオン状態とされ、共通データ線CDを介し [発明が解決しようとする課題] 本観発明者等は、この 発明に先立って、図7に示されるような程流センス型の Cと共通データ数CDとの間に前列形態に設けられるP チャンネルMOSFET(金属酸化物半導体型電界効果 て作川するインパータI1とを含む。MOSFETP2 センスアンプを開発し、フラッシュメモリに組み込ん のゲートには、反転内部制御信号SACBが供給され 結合される。これにより、MOSFETP2及びN2

CCと共通データ数CDとの間に散けられるNチャンネ ル型のプリチャージMOSFETN8を含む。このプリ チャージMOSFETN8のゲートは、PチャンネルM OSFETP4を介して電源電圧VCCに結合されると ともに、NチャンネルMOSFETN4及びN6を介し て回路の接地電位に結合される。MOSFETP4及び れ、MOSFETN6のゲートは共通データ類CDに結 合される。これにより、プリチャージMOSFETN8 とで選択的にオン状盤とされ、共通データ数CDに所定 [0005] センスアンプSAは、さらに、亀蔵亀川:V は、反転内部制御信号SACBがロウレベルとされるこ N4のゲートには反転内部側御信号SACBが供給さ

【0006】メモリアレイの選択されたメモリセルが豁 理"1"のデータを保持するとき、このメモリセルのし のプリチャージ配流:4を供給する。

€

すなわち;1+14を超える比較的大きな説み川し程液 比較的小さな説み出し電流が流される。このため、内部 ノードnrの亀位はインパータ11の循環スレッシホル ドレベルより高くなり、インパータ 1 1 の川力信号すな bちセンスアンプS Aの間力信号S AOはロウレベルと が流される。このため、内部ノードnrの亀位はインバ ンパータ11の旧力信号すなわちセンスアンプSAの川 され、共道データ数CDには、読み川し亀流11とプリ チャージ電流14の加算値すなわち11+14を下回る -タ11の智屈スレッシホルドレベルより低くなり、イ 力信号SAOはハイレベルとなる。一方、メモリアレイ の選択されたメモリセルが論理"0"のデータを保持す るとき、このメモリセルのしきい値租!!!は比較的大きく

以通データ数CDの租位が上昇するにしたがって完全な オン状態に近づき、MOSFETN2及びN8のゲート **電流:4の値を削限すべく作用する。この結果、プリチ** ャージMOSFETN8は、特に共通データ数CDの電 位が低い状態にある場合においてその相位を急遽に上昇 させるべく作用し、これによって循環"0"の結婚デー **昭位を引き下げて、説み出し電流!1 及びプリチャージ** [0007] ところで、MOSFETN5及びN6は、 タの数み出し動作が危退化される。

【0008】しかし、本観発明者等は、フラッシュメモ ち、上記従来のフラッシュメモリでは、ビット税及び共 過データ報CDのイコライズが行われないために、読み い。したがって、読み川し開始時における共通データ線 長され、 輪風 "0" の記憶データの読み出し動作は高遠 化されるが、読み川し開始時における共通データ線CD の電位が高い状態にある場合には、MOSFETN8を 介してプリチャージ電流:4が流されることで選択され た、福里"1"の結位データの説み出し動作が過くなっ て、フラッシュメモリのアクセスタイムの高速化が制料 出し開始時における共通データ級CDの電位は一定しな CDの電位が低い状態にある場合、前述のように、MO SFETN8を介してプリチャージ程近14が流される ことによって共通データ数CDのプリチャージ動作が助 りのさらなる高速化を推進しようとして、上記センスア ンプSAの持つ次のような問題点に直面した。すなわ たメモリセルによる共通データ級CDの租位低下が退

[0009] この発明の目的は、フラッシュメモリ等の 説み出し動作を高速化し、そのアクセスタイムの高速化 を推進することにある。

【0010】この発明の前記ならびにその他の目的と新 現な特徴は、この明細帯の記述及び添付図面から明らか

[0011]

【雰囲を解決するための手段】本願において開示される 発明のうち代表的なものの概要を簡単に説明すれば、次 を、説み川し動作が開始される当初、センスアンプのレ **ベル判定回路の猫側又レッシホルドレベルにイコライズ** するとともに、共通データ線のプリチャージを、比較的 大きなコンダクタンスを有し共通データ線のイコライズ が行われる間一時的に有効とされる第1のプリチャージ MOSFETと、比較的小さなコンダクタンスを有し税 み川し信号の増幅動作が行われる間定常的に有効とされ の通りである。すなわち、程流センス型のセンスアンプ を備えるフラッシュメモリ等において、共通データ線 る第2のプリチャージMOSFETとにより行う。 (0012)

の如何にかかわらず、センスアンプのレベル判定回路に 【作用】上記手段によれば、説み出し信号の論理レベル よる説み川し信号のレベル判定動作を髙速化することが できる。この結果、フラッシュメモリの読み出し動作を **痛速化し、そのアクセスタイムの高速化を推進すること** ができる。

(0013)

らの図をもとに、まずこの実施例のフラッシュメモリの **構成及び動作の概要について説明する。なお、図2の各** は、公知の半導体集積回路の製造技術により、特に制限 されないが、単結品シリコンのような1個の半導体基板 Lに形成される。以下の回路図において、そのチャンネ ル(バックゲート)部に矢印が付されるMOSFETは Pチャンネル型であって、矢印の付されないNチャンネ [火焔例] 図1には、この発明が適用されたフラッシュ 図2には、図1のフラッシュメモリに含まれるメモリア レイMARYの一実施例の回路図が示されている。これ 回路業子ならびに図1の各プロックを構成する回路紫子 メモリの一纹筋例のブロック図が示されている。また、 ルMOSFETと区別して示される。

アレイMARYをその基本構成要業とする。メモリアレ [0014] 図1において、この実施例のフラッシュメ イMARYは、図2に示されるように、同図の水平方向 と、垂直方向に平行して配置されるn+1本のビット線 BO~Bnとを含む。これらのワード模及びピット線の レインは、対応するピット数B0~Bnにそれぞれ共通 結合される。また、メモリアレイMARYの同一の行に モリは、半導体基板面の大半を占めて配置されるメモリ 交点には、 (m+1) × (n+1) 個の不懈発性メモリ セルMCが格子状に配置される。メモリアレイMARY の同一の列に配置されるm+1関のメモリセルMCのド る。すべてのメモリセルMCのソースは、ソース綴SL 配置されるn+1個のメモリセルMCの制御ゲートは、 に平行して配置されるm + 1 本のワード教W 0 ~Wm 対応するワード線W0~Wmにそれぞれ共通結合され を介してソーススイッチSSに結合される。

【0015】メモリアレイMARYを構成するワード数

W0~Wmは、XアドレスデコーダXDに結合され、択 VCCと図示されない租圧発生回路によって形成される れる。また、XアドレスパッファXBには、アドレス入 AXiが供給され、ソーススイッチSSには、上記亀圧 発生回路によって形成される制御電圧VP2が供給され は、XアドレスパッファXBからi+1ピットの内部ア ドレス信号Xの~X:が供給されるとともに、電源電圧 所定の制御程圧VP1~VP4ならびにVG1が供給さ 力端子AX0~AXiを介してXアドレス信号AX0~ 一的に選択状態とされる。XアドレスデコーダXDに

[0016] ここで、電磁電圧VCCは、特に制限され 5 Vのような正程位とされ、制御亀圧 VP 4 は、+12 型JEVG1は、-10Vのような比較的絶対値の大きな ないが、+3V(ポルト)のような比較的絶対値の小さ 2. 5Vのような正程位とされ、附御電圧VP2は+4 Vのような正電位とされる。また、制御電圧VP3は+ Vのような比較的絶対値の大きな正電位とされる。制御 な正の電源電圧とされる。一方、制御電圧VP1は+ 負租位とされる.

を形成して、XアドレスデコーダXDに供給する。内部 は、内部アドレス信号X0~Xiをデコードして、メモ [0018] この実施例において、消去モードにおける ワード模W0~Wmの選択レベルつまり選択メモリセル のゲート電位は、特に制限されないが、表1に示される ように、制御電圧VG1つまり-10Vとされ、その非 徴択レベルつまり非選択メモリセルのゲート電位は、制 御亀圧VP2つまり+4Vとされる。このとき、選択及 は、後述するソーススイッチSSによってともに制御程 圧VP2つまり+4Vとされ、そのドレインつまりビッ 端子AX0~AXiを介して供給されるXアドレス信号 アドレス信号Xの~Xiは、後述するアドレス遺移検出 AX0~AXiを取り込み・保持するとともに、これら のXアドレス信号をもとに内部アドレス信号X0~X1 リアレイMARYの対応するワード模W0~Wmを択一 回路ATDにも供給される。 XアドレスデコーダXD び非選択メモリセルのソース租位つまりソース報SL 的に動作モードに応じた所定の選択レベルとする。 ト級BO~Bnはともに開放状態とされる。

[表1] 消去モードにおける選択・非選択レベル [0019]

[0017] XアドレスパッファXBは、アドレス入力

雄牧母	ソース(ソース線SL) ゲート(ワード線W0~Wm) ドレイン(ピット線B0~Bn)	VP2 (+4V) VG1 (-10V) 開放状態
非選択時	ソース(ソース線SL) ゲート(ワード線W 0~Wm) ドレイン(ピット線B 0~B n)	VP2 (+4V) VP2 (+4V) 開放状盤

Vとされ、その非選択レベルは、接地租位VSSつまり 0 Vとされる。このとき、選択及び非選択メモリセルの 表2に示されるように、制御電圧VP1つまり+2.5 【0020】一方、消去動作確認のための消去ベリファ イモードにおけるワード核W 0~Wmの選択レベルは、

ソース電位は、ともに接地電位VSSつまり0Vとさ れ、そのドレインはともに+1V程度とされる。

【表2】 消去ベリファイモードにおける選択・非選択レ [0021]

₹

VSS (0V)	VSS (0V)
VP1 (+2.5V)	VSS (0V)
+1V程度	+1V程度
ソース(ソース線SL)	ゾース(ソース様SL)
ゲート(ワード線W 0~Wm)	ゲート(ワード嬢W0~Wm)
ドレイン(ピット線B 0~Bn)	ドレイン(ピット韓B0~Bn)
建权時	非選択時

[0022]次に、背き込みモードにおけるワード椴W は、接地穐位VSSつまり0Vとされる。このとき、選 0~Wmの選択レベルは、表3に示されるように、制御 電JEVP 4つまり+12Vとされ、その非選択レベル 択メモリセルのドレインつまりビットB0~Bnには、

は接地電位VSSつまり0Vが選択的に供給され、非適 以メモリセルのドレインには+5 Vが供給される。選択 及び非選択メモリセルのソース相位つまりソース級SL は、ともに接地電位VSSつまり0Vとされる。

[0023] 背き込みデータに応じて削御電圧VP3つまり+5VX

(表3) 排き込みモードにおける選択・非選択レベル

9

ソース (ソース幕SL.)	VSS (0V)
ゲート (ワード数W0~Wm)	VP4 (+12V)
ドフイン(アット徳B0~Bn)	VP3 (+5V)
	XIIVSS (0V)
ソース (ソース様SL.)	VSS (0V)
ゲート (ワード級W0~Wm)	VSS (0V)
ドレイン (ピット徳B0~Bn)	VP3 (+5V)
	(ビット線B 0~B n) (ビット線B 0~B n) /一ス様S L, 7一ド線W 0~Wm) (ビット線B 0~B n)

[0024]一方、事き込み確認のための許き込みベリ ファイモードにおけるワード紋W 0 ~Wmの選択レベル は、表々に示されるように、制御用近VP3つまり+5 Vとされ、その非選択レベルは、接地程位VSSつまり 0 Vとされる。このとき、選択及び非選択メモリセルの

ソース電位は、ともに接地電位VSSつまり0Vとさ れ、そのドレインはともに+1V程度とされる。

[表4] 事き込みベリファイモードにおける選択・非選 [0025] 択てネプ

ĺ		
超大時	ソース(ソース様SL) ゲート(ワード様W 0~Wm) ドレイン(ピット様B 0~Bn)	VSS (0V) VP3 (+6V) +1V程度
非強択時	ソース(ソース級SL) ゲート(ワード級W0~Wm) ドレイン(ピット線B0~Bn)	VSS (0V) VSS (0V) +1V程度

[表5] 説み川しモードにおける選択・非選択レベル

[0026]

VSS (0V)	VSS (0V)
VCC (+3V)	VSS (0V)
H1V程度	n) +1V程度
ソース (ソース級SL)	ソース (ソース線SL)
ゲート (ワード線W0~Wm)	ゲート (ワード線W0~Wm)
ドレイン (ピット線B0~Bn)	ドレイン (ピット線B0~Bn)
超视時	非國权時

W0~Wmの選択レベルつまり選択メモリセルのゲート る。このとき、選択及び非選択メモリセルのソース電位 つまりソース模SLは、ともに接地電位VSSつまり0 【0027】さらに、読み出しモードにおけるワード模 用位は、数5に示されるように、電源電圧VCCつまり +3Vとされ、その非選択レベルつまり非選択メモリセ ルのゲート電位は、接地電位VSSつまり0Vとされ Vとされ、そのドレインつまりビット数B0~Bnは、 ともに+1V間度とされる。

示されるように、ソース級SLを介してメモリアレイM ARYを格成するすべてのメモリセルMCのソースに動 作モードに応じた所定のソース程圧を供給する。すなわ ち、ソーススイッチSSは、フラッシュメモリが削去モ ス電圧をすべてのメモリセルMCのソースに供給し、フ 【0028】ソーススイッチSSは、上記表1~表5に ードとされるとき、制御電圧VP2つまり+4Vのソー

ラッシュメモリが消去ペリファイモード,蜚き込みモー ド,費き込みベリファイモード又は読み川しモードとさ れるとき、接地租位つまり0Vのソース電圧を供給す

内部アドレス信号Y0~Yjが供給され、Yアドレスパ [0029] メモリアレイMARYを構成するピット数 モリアレイMARYのピット級B0~Bnに対応して設 YDには、YアドレスパッファYBからj+1ピットの ここで、VスイッチVSは、図2に示されるように、メ けられるNチャンネル型のn+1間のスイッチMOSF ETNSを含む。これらのスイッチMOSFETのゲー トには、Yアドレスデコーダから対応するビット報選択 **信号YS0~YSnが供給される。Yアドレスデコーダ** ッファVBには、アドレス入力端子AY0~AYiを介 BO~Bnは、YスイッチYSに粘合され、このYスイ ッチを介して共通データ級CDに選択的に接続される。

モリが弱き込みモードで選択状態とされるとき、データ

[0033] データ人力パッファ 1 Bは、フラッシュメ 入川力端子DIOを介して入力される街き込みデータを CDを介してメモリアレイMARYの選択された1個の

WAは、データ入力パッファIBを介して伝達される書 き込みデータを所定の事き込み信号とし、共通データ線

取り込み、ライトアンプWAに伝達する。ライトアンプ

ら共通データ級CDを介して選択されたメモリセルに供

メモリセルMCに俳き込む。なお、ライトアンプWAか 給される書き込み信号のハイレベルは、制御亀IEVP3

アドレス信号 Y 0 ~ Y j は、アドレス選移検出回路 A T Dにも供給される。YアドレスデコーダYDは、Yアド れらの内部アドレス信号の論理レベルが1ピットでも反 版されるとき、その川力信号ATDOを一時的にハイレ ベルとする。このアドレス遷移検川回路ATDの川力信 [0030] ヤアドレスパッファYBは、アドレス入力 端子AY0~AYjを介して供給されるYアドレス信号 AV0~AY」を取り込み・保持するとともに、これら のYアドレス信号をもとに内部アドレス信号V0~Vj を形成して、YアドレスデコーダYDに供給する。内部 レスパッファYBから供給される内部アドレス信号Y0 ~Yjをデコードして、対応するピット報選択信号YS 0~YSnを択一的に電磁電圧VCCのようなハイレベ ルとする。この結果、YスイッチYSの対応するスイッ チMOSFETNSが択一的にオン状態とされ、これに よってメモリアレイMARYの対応するピット綴BO~ [0031]アドレス選移検川回路ATDは、内部アド レス信号X 0 ~X i ならびにY 0 ~Y j をモニタし、こ **母ATDOはタイミング発生回路TGに供給され、これ** をもとにセンスアンプSA等の助作を制御するための所 Bnが共通データ線CDに選択的に接続状態とされる。 してYアドレス信号AY0~AYjが供給される。

[0032] 共通データ級CDは、ライトアンプWAの こで、例えば非反転内部制御信号EQTと反転内部制御 信号EQBとをあわせて相補内部制御信号EQ*のよう に*を付して表す。また、それが有効とされるとき選択 はその名称の末尾に丁を付して表し、それが有効とされ 川力端子に結合されるとともに、センスアンプSAの入 力端子に結合される。ライトアンプWAの人力端子はデ ータ入力パッファ1BのIII力端子に結合され、センスア ンプSAの川力端子はデータ川カバッファOBの入力端 子に結合される。データ入力パッファ1Bの入力端子と データ|||カバッファ〇Bの||力端子は、データ入|||力端 子DIOに共通結合される。センスアンプSAには、タ イミング発生回路TGから相補内部制御信号EQ*(こ 的にハイレベルとされるいわゆる非反転信号等について るとき選択的にロウレベルとされるいわゆる反転信号等 についてはその名称の末尾にBを付して表す。以下同 (液) 及びSΛC*が供給される。

[0037] 図3において、この実施例のセンスアンプ レベルとされるときロウレベルとされ、ロウレベルとさ ならびにその特徴について説明する。

[0038] CAKLO, MOSFETP34, 75%

つまり+5Vとされ、そのロウレベルは接地電位VSS **つまり0Vとされる。**

[0034] 一方、センスアンプSAは、いわゆる程流 る。この動作状態において、センスアンプSAは、メモ 通データ級CDを介して電流信号として出力される説み **出し信号を、電圧信号に変換して増幅し、データ出力パ** ッファ〇Bに伝達する。データ川カバッファ〇Bは、セ ンスアンプSAを介して伝達される説み川し信号をさら に増幅して、データ入川力端子DIOから川力する。な センス型のセンスアンプとされ、フラッシュメモリが散 み川しモードで選択状態とされるとき、柏楠内部副御信 号EQ*及びSAC*に従って選択的に動作状態とされ リアレイMARYの選択された1個のメモリセルから共 お、センスアンプSAの具体的な構成については、後で 詳細に説明する。

【0035】タイミング発生回路TGは、外部から起動 B,ライトイネーブル信号WEB及び川カイネーブル信 号OEBとアドレス遺移検出回路ATDの出力信号AT 削御信号として供給されるチップイネーブル信号CE DOとをもとに各種の内部関調信号を選択的に形成し、 フラッシュメモリの各回路に供給する。

れ、図4には、その一実施例の信号故形図が示されてい [0036] 図3には、図1のフラッシュメモリに含ま る。これらの図をもとに、この実施例のフラッシュメモ リに含まれるセンスアンプSAの具体的な構成及び動作 れるセンスアンプSAの第1の実施例の回路図が示さ

定の内部制御信号が選択的に形成される。

ts. このうち、MOSFETP2のゲートは、そのドレ 部ノードnrつまり共通データ殺CDに対するレベル判 また、MOSFETN2のゲートは、PチャンネルMO 介して回路の接地電位に結合される。MOSFETP3 タ級CDとの間に直列形態に設けられるPチャンネルM OSFETP2及びNチャンネルMOSFETN2を含 インすなわち内部ノードnrに結合されるとともに、内 SFETP3を介して電磁電圧VCCに結合されるとと もに、2個のNチャンネルMOSFETN3及びN5を 及びN3のゲートには、反転内部制御信号SACBが供 給され、MOSFETN5のゲートは火道データ模CD 図4に示されるように、チップイネーブル倡号CEBが ロウレベルとされることでフラッシュメモリが選択状態 SAは、電磁程IIVCC(第1の電磁程III)と共通デー とされるとき、所定のタイミングで電磁電圧VCCのよ うなロウレベルとされる。言うまでもなく、非反転内部 関御信号SACTは、反転内部制御信号SACBがハイ 定回路となるインバータ11の入力端子に結合される。 に結合される。ここで、反転内部制御信号SACBは、

れるときハイレベルとされる。

8

8

特開平06-215585

华朋平06-215585

シュメモリが強択状態とされ反転内部が開発ほらるCB がロウレベルとされるとき選択的にオン状態となり、M OSFETN2をオン状態とする。このとき、MOSF ETP2は、反転内部制御信号SACBのロウレベルを 受けてオン状態とされる。したがって、メモリアレイM ARYの選択されたメモリセルには、これらのMOSF ETP2及びN2から共通データ数CDを介して所定の 競み出し程流 11が供給される。フラッシュメモリが非 選択状態とされ反転内部開御信号SACBがハイレベル とされるとき、センスアンプSAでは、MOSFETP となれるとき、センスアンプSAでは、MOSFETP となれるとき、センスアングSAでは、MOSFETP となれるよる。したがって、MOSFETN3がオン 状態となる。したがって、MOSFETN3がオン なり、は通データ数CDはいわゆるフローティング状 をとまれる [0039]ところで、この実施例のセンスアンプSA は、インパータ11の入力端子及び川力端子間に救けら れ一対のPチャンネルMOSFETP1及びNチャンネ ルMOSFETN1からなる相補スイッチを含む。この N1のゲートには、非反転内部制御信号EQTが供給さ れるように、チップイネーブル信号CEBの立ち下がり を受けてフラッシュメモリが選択状態とされるとき、あ ビットでも変化されることでアドレス避移検川回路AT Dの川力信号ATDOがハイレベルとされるとき、言い 換えるならばセンスアンプSAによる説み出し信号の増 補動作が行われる当初において一時的にロウレベルとさ レベルとされ、ハイレベルとされるときロウレベルとさ は、反転内部前御信号EQBが供給され、MOSFET れる。ここで、反転内部制御信号EQBは、図4に示さ るいは内部アドレス信号X0~XiXはY0~Yjが1 反転内部御御信号EQBがロウレベルとされるときハイ 和揃スイッチを構成するMOSFETP1のゲートに れる。育うまでもなく、非反転内部制御信号EQ工は、

インバータ11の入力端子及び川力端子を短絡して、内 がハイレベルとされるとき、反転内部制御信号SACB は、反極内部制御信号氏QBがロウレベルとされ非反転 えるならばセンスアンプSAによる説み出し信号の増幅 第ノードnrの組位をインバータ11の猫爪スレッシホ ルドレベルVRとする。前述のように、反転内部制御信 はロウレベルとされ、MOSFETN2はオン状態とさ れる。この結果、共通データ数CDとメモリアレイMA 内部制御信号EQTがハイレベルとされるとき、言い換 号EQBがロウレベルとされ非反転内部側御信号EQT RYの選択されたピット数B0~Bnが、上記醤熏スレ [0041] センスアンプSAは、さらに、亀原亀)EV CCと共通データ数CDとの間に近列形態に設けられる ッシホルドレベルVRにイコライズされるものとなる。 動作が行われる当初において一時的にオン状態となり、 [0040] C和により、MOSFETP1及びN1

OSFET) 及びN9と、これらのMOSFETと並列 即信号EQTが供給される。また、MOSFETN8の 租圧VCCに結合されるとともに、2個のNチャンネル 含される。MOSFETP4及びN4のゲートには、上 N5のゲートは共通データ級CDに結合される。この実 ダクタンスを持つべく比較的大きなサイズをもって形成 され、MOSFETN7は、MOSFETN8に比較し て小さなコンダクタンスを持つべく比較的小さなサイズ 形態に設けられるもう 1 個のNチャンネルMOSFET N7 (第2のプリチャージMOSFET) とを含む。こ のうち、MOSFETN9のゲートには、非反転内部制 ゲートは、PチャンネルMOSFETP4を介して穐嶽 MOSFETN4及びN6を介して回路の接地電位に結 記反転内部制御信号SACBが供給され、MOSFET 歯例において、MOSFETN8は、比較的大きなコン をもって形成される。

ACBがロウレベルとされるとき選択的にオン状態とな り、MOSFETN7及びN8をオン状態とする。この とき、MOSFETN9は、非反転内部制御信号EQT れ、これによってMOSFETN8が実質的な有効状態 となる。この結果、共通データ級CDには、非反転内部 **新御信号EQTがハイレベルとされる期間だけ、言い換** えるならばセンスアンプSAによる読み川し信号の増幅 る比較的大きなプリチャージ電流 I 3 とMOSFETN 7 を介する比較的小さなプリチャージ電流 1 2 とが同時 に供給される。前述のように、非反転内部制御信号EQ Γがハイレベルとされるとき、センスアンプSΛではM OSFETP1及びN1による共通データ線CDのイコ ライズが行われる。したがって、共通データ級CDの電 位は、直前の読み川し動作においてその粗位がロウレベ ルとされている場合でも、論理スレッシホルドレベルV フラッシュメモリが選択状態とされ反転内部制御信号S 動作が行われる当初において、MOSFETN8を介す [0042] Lh50LLから、MOSFETP4は、 がハイレベルとされる期間だけ一時的にオン状態とさ Rまで急速に上昇されるものとなる。

(0043)所定の時間が経過し非反転内部動御信号臣 QTかロウレベルとされると、センスアンプSAでは、 MOSFETN9がオフ状態とされ、プリチャージMO SFETN8は無効状態とされ。したがって、浜道データ数には、MOSFETN7を介する比較的小さなブリチャージ組織:2が供給されるとともに、MOSFETP2及びN2を介する比較的小さなブリチャージ組織:2が供給される。このとき、MOSFETP1及びN1は、前途のように、反転内部制御信号EQBのハイレベルと非反転内が同間適信号EQTのロウレベルを受けてオフ状態とされる。このため、共道データ数CDの組位は、メモリアレイMARYの選択されたメモリセルが増照"0"のデータを保持するとき、プリチャージ組織:2及び設みⅢC程域:1によってきらに上別し、メモリアレイMARY

の選択されたメモリセルが指理"1"のデータを保持するとき、このメモリセルを介する引き抜き電流によって谷々に低下する。共道データ数CDのレベル変化は、レベル料定回路となるインバータ11によって判定され、その川力信号ンまりはセンスアンプSAの川力信号SAのが選択的にロウレベル又はハイレベルとされる。

(0044)ところで、メモリアレイMARYの選択されたメモリセルの保持データに従って非過データ数CDの配位が選択的に変化されるとき、センスアンプSAでは、前述のように、比較的小さなコンダクタンスを行するプリチャージMOSFETN7のみがオン状態とされる。このため、直前の結み川し動作において共通データ数CDの電位引き抜きれたメモリアレイMARYの選択されたメモリセルによる共通データ数CDの電位引き抜きは選やかに行われ、これによって結理"1"の記憶データの認み川し動作も高速化さって結理"1"の記憶データの認み川し動作も高速化さって結理"1"の記憶データの認み川し動作も高速化さって結理"1"の記憶データの認み川し動作も高速化さって高

[0045] 図5には、図1のフラッシュメモリに含まれるセンスアンプSAの第2の実施例の回路図が示されている。同図により、この発明が適用されたセンスアンプのもう一つの実施例の具体的構成及び動作ならびにその特徴について説明する。なお、この実施例のセンスアンプSAは、前記図2の実施例を基本的に路膜するものであるため、これと異なる部分についてのみ説明を追加

Cを合む。これらの指動MOSFETのドレインは、対 は、Nチャンネル型の駆動MOSFETNEを介して回 ンネルMOSFETNA及びNDからなる定電圧発生回 路から所定の基準程位VRが供給される。一方、MOS 後、MOSFETP7のゲートに結合される。また、昭 動MOSFETNE及びNDのゲートには、非反転内部 ETP6及びP7は電流ミラー形態とされ、遊動MOS する。また、差動MOSFETNB及びNCは、これら SAは、Nチャンネル型の意動MOSFETNB及びN は、内部ノードnrに結合され、MOSFETNBのゲ FETP6のゲートは、そのドレインに共通結合された 制御信号SACTが供給される。これにより、MOSF FETNB及びNCに対するアクティブ負荷として作川 の負荷MOSFETP6及びP7ならびに駆動MOSF 特権性低 N R をその 智県スレッシホルドレベルとするレ [0046] 図5において、この実施例のセンスアンプ **応するPチャンネルMOSFETP6及びP7を介して** 電脳電圧VCCに結合され、その共通結合されたソース 路の接地电位に結合される。MOSFETNCのゲート **−トは、PチャンネルMOSFETP6ならびにNチャ** レベルとされることで選択的に動作状態とされかつ上記 ETNEとともに、非反転内部制御信号SACTがハイ ベル判定回路を構成する。

【0047】 遊動MOSFETNB及びNCを中心とするレベル判定回路の反転出力信号すなわちMOSFET

NチャンネルMOSFETN8 (筑1のプリチャージM

い換えるならばセンスアンプSAよる説み川し信号の増 中心とするレベル対法国際の智服スレッシボルドレベル ードnrとの間には、PチャンネルMOSFETP1及 期御信号EQTが供給される。MOSFETP1及びN 1は、反転内部制御信号EQBがロウレベルとされ非反 版内部制御信号EQTがハイレベルとされることで、含 り、内部ノードnrつまりは共通データ級CDの電位を **基準電位VRつまりは流動MOSFETNB及びNCを** にイコライズする。この結果、この実施例のセンスアン プSAにおいても、前記図3の実施例と同様な効果を得 ータ12によって反転された後、センスアンプSAのIII MOSFETP1のゲートには反転内部側御信号EQB が供給され、MOSFETN1のゲートには非反転内部 NC及びP7の共通結合されたドレイン租位は、インバ h信号SAOとなる。一方、レベル判定回路の反転入力 端子すなわちMOSFETNBのゲートとその非反転入 **小端子すなわちMOSFETNCのゲートつまり内部ノ** びNIからなる相補スイッチが設けられる。このうち、 開動作が行われる当初において一時的にオン状態とな ることができるものとなる。

[0048]以上の実施例に示されるように、この発明を租債センス型のセンスアンプを個えるフラッシュメモリ等の半時体記憶装置に適用することで、次のような作用効果を得ることができる。すなわち、

(1) 亀流センス型のセンスアンプを悩えるフラッシュメモリ等において、共通データ線を、脱み出し動作が開始される当初、センスアンプのレベル制定回路の適度スレッシホルドレベルにイコライズすることで、レベル判定回路による説み出し信号のレベル判定動作を安定化できるという効果が得られる。

【0049】(2)上記(1)項において、採道データ数のプリチャージを、比較的大きなコンダクタンスを行し、 とされる第1のプリチャージを、比較的大きなコンダクタンスを行し、 とされる第1のプリチャージMOSFETと、比較的小さなコンダクタンスを行し読み出し信号の暗幅動作が行われる間定常的に行効とされる第2のプリチャージMOSFETといいの 5FETとにより行うことで、選択されたメモリセルの観み出し信号により行うことで、選択されたメモリセルの観み出し信号による抗道データ数のアハル変化に影響を与えることなく、共通データ数のプリチャージを高速化できるという効果が得られる。

(3) 上記(1)項及び(2)項により、競み出し信号の論理レベルの角向にかかわらず、センスアンプのレベル判定回路による読み出し信号のレベル判定動作を結選化できるという効果が得られる。

(4) 上記(1)項~(3)項により、フラッシュメモリの結み川し動作を高速化し、そのアクセスタイムの高度化を推進できるという効果が得られる。

[0050]以上、本発明者によってなされた発明を実施的に基づき具体的に説明したが、この発明は、上記実施例に扱いてが、この発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない

9

範囲で何々変更可能であることは訂うまでもない。例えば、図1において、フラッシュメモリは、メモリアレイMARYを協成するすべてのメモリセルの配位データを一方に消込するためのチップ消去モードを協えることができる。また、フラッシュメモリは、複数ビットの配位データを同時に入力又は出力するいわゆる多ビット協成を探ることができるし、そのプロック協成や電流電圧及び削御電圧の傾性及び絶対値ならびに組み合わせ等は、値々の実施形盤を探りうる。

た、YスイッチYSは、PチャンネルMOSFET及び イッチにより構成することができる。図5において、内 部ノードnrに対するレベル构定回路は、図6に例示さ れるように、Pチャンネル型の溶動MOSFETPB及 びPCを中心に構成することができる。この場合、レベ ル特定回路の反転入力端子すなわちMOSFETPBの は、アチャンネルMOSFETP8及びPAならびにN クタンスを行するプリチャージMOSFETP7を省略 することができる。さらに、図2に示されるメモリアレ NチャンネルMOSFETが並列結合されてなる相補ス る。図3ならびに図5及び図6において、説み川し亀流 | 1 を光分な値に設定できる場合、比較的小さなコンダ [0051] 図2において、メモリアレイMARYは、 枚数のサブメモリアレイに分割することができる。ま ゲートに基準相位VRを与えるための定律圧発生回路 チャンネルMOSFETNGにより構成する必要があ

は、何々の実施が整を採りうる。 [0052]以上の説明では、注として本苑明者によってなされた活明をその背景となった利用分野であるフラッシュメモリに適用した場合について説明したが、それに展定されるものではなく、例えば、同様なセンスアンプを超えるEPROM及びEEPROM等の格域メモリ集相同路をは践するマイクロコンピュータ等の語環集相回路装置にも適用できる。この語明は、少なくとも結成センス型のセンスアンプを輸える半導体記憶装置ならびにこのような半導体記憶装置を内臓する。この語明は、少なくとも結成センス型のセンスアンプを輸える半導体記憶装置ならびにこのような半導体記憶装置

「預別の効果」本数において開示される預別のうち代表的なものによって得られる効果を簡単に裁別すれば、下配の通りである。すなわち、電流センス型のセンスアン

ブを悩えるフラッシュメモリ等において、状面データ線を、読み出し動作が開始される当初、センスアンプのレベル判定回路の論理スレッシホルドレベルにイコライズするとともに、状面データ線のプリチャージを、比較的大きなコンダクタンスを有しかつ共面データ線のイコティズが行われる間一時的にイが分とされる第1のプリチャージMOSFETと、比較的小さなコンダクタンスを有しかつ読み出し信号の増幅動作が行われる間定常的に行動とされる第2のプリチャージMOSFETとにより行うことで、読み出し信号の論理レベルの傾によう読み出し信号のレベル判定動作を高速化することができる。この結果、フラッシュメモリの読み出し動作を高速化し、そのアクセスタイムの高速化を推進することができる。この結

【宮面の簡単な説明】 【図1】この発明が適用されたフラッシュメモリの一次 鮨倒を示すプロック図である。 【図2】図1のフラッシュメモリに含まれるメモリアレイ及びYスイッチの一実施例を示す回路図である。

【図3】図1のフラッシュメモリに含まれるセンスアンブの第1の実施例を示す回路図である。

|図4]|図3のセンスアンブの一実施例を示す信号故形

図である。 【図5】図1のフラッシュメモリに含まれるセンスアン

プロ第2の実施例を示す回路図である。 【図6】図1のフラッシュメモリに含まれるセンスアン

イMARYや図3、図5及び図6に示されるセンスアン

プSAの具体的構成ならびにMOSFETの専電型等

プの第3の実施例を示す回路図である。 【図7】従来のフラッシュメモリに含まれるセンスア

【図7】従来のフラッシュメモリに含まれるセンスアン ブの一例を示す回路図である。

【作号の説明】

S

₹ 55

98


2

iγ~0γ ↔


MARY・・・メモリアレイ、XD・・・Xアドレスデコーダ、XB・・・Xアドレスバッファ、SS・・・ソーススイッチ、YD・・ソアドレスボッファ、SS・・・ソーススイッチ、YD・・ソアドレスデコーダ、YB・・ソアドレスバッファ、ATD・・アドレス運移後川回路、WA・・ライトアンプ、SA・・・センスアンブ、1B・・データ人ガバッファ、OB・・データ川カバッファ、TG・・タイミング発生回路。MC・・不確認性メモリセル、Wの~Wm・・ワード袋、B0~Bn・・ビット袋、SL・・・ソース袋。P1~PC・・PチャンキルMOSFET、N1~NS・・・NチャンキルMOSFET、11~12・・・インバータ。

図1 フラッシュメモリブロ

<u>=</u>




[図2]



A A BOB EQT

馬 S S S **⊠**



[阿因]

9 🔀

[图4]


₹

AX0~AX1

器

AYO~AY3

ATD0



: SACB

- SACT

SAÇ

*****83

80~8n

8

BO∼Bn, CD, SAO

SAO